PLL Parity

PLLの段階でのパリティ。擬似的な3×3のエッジが２点交換されている状態。
またそれを処理する手順。